Pytanie brzmi proste: ile chipów 2 nm można zrobić z jednegoPłytki krzemowe 300 mm?
W rzeczywistości odpowiedź pokazuje o wiele więcej o nowoczesnej produkcji półprzewodników niż pojedyncza liczba.i fizyczne ograniczenia zaawansowanych procesów.
W tym artykule przedstawiono realistyczne obliczenie zorientowane na inżynierię, oddzielające teoretyczne maksymalne wartości od rzeczywistych wyników fabryki półprzewodników.
![]()
Pomimo swojej nazwy węzeł technologii 2 nm nie reprezentuje dosłownego wymiaru fizycznego.i efektywności energetycznej zamiast rzeczywistej długości bramy.
Typowy proces klasy 2 nm obejmuje tranzystory bramkowe lub nanopłytkowe, skuteczne długości bramek w rzędzie kilkudziesięciu nanometrów i intensywne stosowanie litografii ultrafioletowej.W rezultacie, powierzchnia kształtu, a nie etykieta węzła, jest głównym czynnikiem określającym, ile chipów zmieści się na płytce.
Standardowa płytka 300 mm ma promień 150 mm, co daje całkowitą powierzchnię geometryczną około 70 685 mm2.
W rzeczywistych warunkach produkcyjnych można wykorzystać około 94 do 96 procent płytki, pozostawiając około 66 000 do 68 000,000 mm2 dostępne do matrycy.
Węzeł 2 nm, rozmiary matricy różnią się w zależności od zastosowania.
Procesory mobilne o wysokiej wydajności zazwyczaj zajmują około 80 do 120 mm2.może przekraczać 300 mm2 i czasami zbliżać się do 500 mm2 lub więcej.
Różnice te dominują w liczbie chipów.
Rozważ mobilny system na układzie chipowym o powierzchni kształtującej około 100 mm2.
Po podziale użytkowej powierzchni płytki na rozmiar matricy uzyskuje się około 680 matriców.
W przypadku dużych zaawansowanych węzłów SoC realistyczne zyski często wahają się od 70 do 80 procent po dojrzewaniu procesu.
Wynika z tego około 420 do 500 w pełni funkcjonalnych chipów na płytkę.
Architektura chiplet dramatycznie poprawia wydajność płytek.
Dla 30 mm2 chiplet logicznego, ta sama płytka może teoretycznie pomieścić ponad 2200 matri.
Ponieważ mniejsze matryce są mniej wrażliwe na wady, wydajność osiąga zazwyczaj 90 do 95 procent.
W ten sposób wytwarza się około 1800 do 2000 dobrych chipletów na płytkę, co wyjaśnia, dlaczego strategie oparte na chipletach stają się dominujące w zaawansowanych węzłach.
Wielkie procesory AI doprowadzają ekonomię płytek do granic.
Przy rozmiarze kształtu 500 mm2 płytka może zmieścić tylko około 110 do 120 kształtów brutto po utracie krawędzi.
W rezultacie z jednej płytki można uzyskać tylko około 45 do 70 użytecznych chipów, co bezpośrednio przyczynia się do wysokich kosztów zaawansowanego sprzętu sztucznej inteligencji.
Uproszczony model wydajności pokazuje, że wydajność zmniejsza się wykładnio zwiększając powierzchnię matrycy.
Nawet bardzo niskie gęstości wad mogą znacząco wpłynąć na duże obróbki.
Czysto geometryczne obliczenia ignorują wiele rzeczywistych czynników, w tym linie pisarskie, struktury testowe, obwody redundancyjne i wydajność binning.
Chipy z tej samej płytki mogą różnić się szybkością, zużyciem energii i tolerancją napięcia.
W przypadku płytki 300 mm w węzle 2 nm realistyczne wyniki wynoszą mniej więcej:
45 do 70 dobrych matri dla dużych procesorów AI
420 do 500 dobrych matri dla mobilnych SoC
1800 do 2000 dobrych logicznych dzieci.
Liczby te odzwierciedlają raczej rzeczywistość produkcyjną niż teoretyczne ograniczenia.
Na węzłach 2 nm postęp nie zależy już wyłącznie od kurczących się cech, ale od jakości materiałów, płaskości płytki, kontroli wad i zaawansowanych strategii pakowania.
Bardziej istotne pytanie nie jest już ile chipów zmieści się na płytce, ale ile wydajnych, niezawodnych,i ekonomicznie opłacalne chipy mogą przetrwać cały proces produkcyjny od wzrostu kryształu do ostatecznego opakowania.
Pytanie brzmi proste: ile chipów 2 nm można zrobić z jednegoPłytki krzemowe 300 mm?
W rzeczywistości odpowiedź pokazuje o wiele więcej o nowoczesnej produkcji półprzewodników niż pojedyncza liczba.i fizyczne ograniczenia zaawansowanych procesów.
W tym artykule przedstawiono realistyczne obliczenie zorientowane na inżynierię, oddzielające teoretyczne maksymalne wartości od rzeczywistych wyników fabryki półprzewodników.
![]()
Pomimo swojej nazwy węzeł technologii 2 nm nie reprezentuje dosłownego wymiaru fizycznego.i efektywności energetycznej zamiast rzeczywistej długości bramy.
Typowy proces klasy 2 nm obejmuje tranzystory bramkowe lub nanopłytkowe, skuteczne długości bramek w rzędzie kilkudziesięciu nanometrów i intensywne stosowanie litografii ultrafioletowej.W rezultacie, powierzchnia kształtu, a nie etykieta węzła, jest głównym czynnikiem określającym, ile chipów zmieści się na płytce.
Standardowa płytka 300 mm ma promień 150 mm, co daje całkowitą powierzchnię geometryczną około 70 685 mm2.
W rzeczywistych warunkach produkcyjnych można wykorzystać około 94 do 96 procent płytki, pozostawiając około 66 000 do 68 000,000 mm2 dostępne do matrycy.
Węzeł 2 nm, rozmiary matricy różnią się w zależności od zastosowania.
Procesory mobilne o wysokiej wydajności zazwyczaj zajmują około 80 do 120 mm2.może przekraczać 300 mm2 i czasami zbliżać się do 500 mm2 lub więcej.
Różnice te dominują w liczbie chipów.
Rozważ mobilny system na układzie chipowym o powierzchni kształtującej około 100 mm2.
Po podziale użytkowej powierzchni płytki na rozmiar matricy uzyskuje się około 680 matriców.
W przypadku dużych zaawansowanych węzłów SoC realistyczne zyski często wahają się od 70 do 80 procent po dojrzewaniu procesu.
Wynika z tego około 420 do 500 w pełni funkcjonalnych chipów na płytkę.
Architektura chiplet dramatycznie poprawia wydajność płytek.
Dla 30 mm2 chiplet logicznego, ta sama płytka może teoretycznie pomieścić ponad 2200 matri.
Ponieważ mniejsze matryce są mniej wrażliwe na wady, wydajność osiąga zazwyczaj 90 do 95 procent.
W ten sposób wytwarza się około 1800 do 2000 dobrych chipletów na płytkę, co wyjaśnia, dlaczego strategie oparte na chipletach stają się dominujące w zaawansowanych węzłach.
Wielkie procesory AI doprowadzają ekonomię płytek do granic.
Przy rozmiarze kształtu 500 mm2 płytka może zmieścić tylko około 110 do 120 kształtów brutto po utracie krawędzi.
W rezultacie z jednej płytki można uzyskać tylko około 45 do 70 użytecznych chipów, co bezpośrednio przyczynia się do wysokich kosztów zaawansowanego sprzętu sztucznej inteligencji.
Uproszczony model wydajności pokazuje, że wydajność zmniejsza się wykładnio zwiększając powierzchnię matrycy.
Nawet bardzo niskie gęstości wad mogą znacząco wpłynąć na duże obróbki.
Czysto geometryczne obliczenia ignorują wiele rzeczywistych czynników, w tym linie pisarskie, struktury testowe, obwody redundancyjne i wydajność binning.
Chipy z tej samej płytki mogą różnić się szybkością, zużyciem energii i tolerancją napięcia.
W przypadku płytki 300 mm w węzle 2 nm realistyczne wyniki wynoszą mniej więcej:
45 do 70 dobrych matri dla dużych procesorów AI
420 do 500 dobrych matri dla mobilnych SoC
1800 do 2000 dobrych logicznych dzieci.
Liczby te odzwierciedlają raczej rzeczywistość produkcyjną niż teoretyczne ograniczenia.
Na węzłach 2 nm postęp nie zależy już wyłącznie od kurczących się cech, ale od jakości materiałów, płaskości płytki, kontroli wad i zaawansowanych strategii pakowania.
Bardziej istotne pytanie nie jest już ile chipów zmieści się na płytce, ale ile wydajnych, niezawodnych,i ekonomicznie opłacalne chipy mogą przetrwać cały proces produkcyjny od wzrostu kryształu do ostatecznego opakowania.